1. <rp id="a8j9o"><object id="a8j9o"><input id="a8j9o"></input></object></rp>
    

    <button id="a8j9o"></button>
    <em id="a8j9o"></em>
    <rp id="a8j9o"></rp>
  2. 創作

    完善資料讓更多小伙伴認識你,還能領取20積分哦, 立即完善>

    3天內不再提示

    聊聊時鐘緩沖器(Buffer)的幾種典型應用

    來源:廠商供稿 ? 作者:大普通信 ? 2022-05-24 17:41 ? 次閱讀












    收藏 人收藏

      評論

      相關推薦

      請問CH552/CH554如何生成一個大約3MHZ的PWM引腳時鐘信號?

      嗨,我需要生成一個大約 3MHZ 的 PWM 引腳時鐘信號 附件 我正在向您發送我必須重現的信號圖像 你能幫我么? ...
      發表于 05-12 10:11 ? 155次 閱讀

      用CH549L給另一個芯片提供250KHz的時鐘信號,編譯一直報錯是為什么

      各們大神,我想用CH549L給另一個芯片提供250KHz的時鐘信號,按照手冊將Fsys 設置為3MHz, 然后按手冊設置P54為時鐘輸...
      發表于 05-10 15:24 ? 1973次 閱讀

      超低附加抖動時鐘緩沖器的主要技術特點

      KOYUELEC光與電子提供技術支持,有容微電子GM50101:超低附加抖動時鐘緩沖器。
      的頭像 光與電子 發表于 05-07 11:40 ? 74次 閱讀

      時鐘緩沖器單芯片解決方案的主要技術特點

      KOYUELEC光與電子提供技術支持有容微電子GM50301:超低附加抖動差分輸出時鐘緩沖器
      的頭像 光與電子 發表于 05-07 11:38 ? 184次 閱讀

      DDR3系列之時鐘信號的差分電容

      大家看到它是否有種似曾相識又不曾見過的感覺?確實,它只不過是一個普普通通的不起眼的電容罷了!但是,如....
      的頭像 十億少男的夢 發表于 04-18 10:33 ? 210次 閱讀
      DDR3系列之時鐘信號的差分電容

      瑞薩電子推符合PCIe Gen6時鐘緩沖器和多路復用器

      全球半導體解決方案供應商瑞薩電子(TSE:6723)近日宣布,率先推出符合PCIe Gen6嚴格標準....
      的頭像 科技綠洲 發表于 04-15 11:18 ? 356次 閱讀

      瑞薩電子推出符合PCIe Gen6標準的時鐘緩沖器和多路復用器

      2022 年 4?月 14?日,中國北京訊?- 全球半導體解決方案供應商瑞薩電子(TSE:6723)....
      的頭像 21克888 發表于 04-14 15:33 ? 859次 閱讀
      瑞薩電子推出符合PCIe Gen6標準的時鐘緩沖器和多路復用器

      FPGA設計中時序分析的基本概念

      時序分析時FPGA設計中永恒的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中....
      的頭像 FPGA設計論壇 發表于 03-18 11:07 ? 529次 閱讀

      如何輕松選擇合適的頻率產生器件

      問題:何種頻率產生器件適合我的應用? 答案:了解頻率產生器件的性能特征對于為目標使用場景確定正確的解決方案至關重要。...
      發表于 03-14 16:17 ? 1634次 閱讀

      在BIDIMODE寄存器上的單線雙向模式配置

      上面一篇文章是講述碰到的問題,還糾結了很久。實際上是手頭資料太少了,對于芯片寄存器描述的資料里面有說到。因此,“只發”或...
      發表于 03-01 06:22 ? 161次 閱讀

      如何輕松選擇合適的頻率產生器件

      了解頻率產生器件的性能特征對于為目標使用場景確定正確的解決方案至關重要。這是一個快速指南,旨在幫助R....
      發表于 02-17 10:03 ? 1136次 閱讀
      如何輕松選擇合適的頻率產生器件

      為什么單片機需要時鐘系統,時鐘信號在單片機中扮演怎樣的角色?

      單片機內部需要儲存器、累加器,這些都需要邏輯門電路。
      發表于 02-08 16:27 ? 83次 閱讀
      為什么單片機需要時鐘系統,時鐘信號在單片機中扮演怎樣的角色?

      ADC0809是什么?ADC0809是如何工作的

      ADC0809是什么?ADC0809是如何工作的?如何去實現ADC0809的模數轉換與顯示呢?...
      發表于 01-25 06:35 ? 3219次 閱讀

      是什么原因導致網口COM20有時會無反應的

      您好: 使用OKMX6UL-C底板和FETMX6UL核心板調試網口時,發現其中有一個網口COM20有時會出現燈不亮,無反應的情...
      發表于 01-10 07:48 ? 644次 閱讀

      在示波器中沒有發現片選及時鐘信號求助

      求助?。?!目前使用OKMX6Q-C開發板進行項目開發,擬計劃采用該款開發板實現與Intel公司的FPGA之間的SPI指令通信,...
      發表于 01-07 07:52 ? 487次 閱讀

      請問參考時鐘信號是用在什么地方

      請問下面參考時鐘信號是用在什么地方,只是提供給SerDe模塊(SGMII, SATA, PCIE)嗎? 如果使用RGMII的單網...
      發表于 01-05 08:01 ? 593次 閱讀

      如何修正uboot中SD的時鐘信號電平低的問題

      在uboot中SD卡總是不太穩定,特別是讀取大文件時,而在進入linux kerne后,再讀相同SD卡的文件,卻不存在這個問題,非常穩定...
      發表于 01-05 06:30 ? 206次 閱讀

      什么是Setup和Hold時間

      什么是Setup和Hold時間?答:Setup/Hold Time 用于測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間(Setup Time)是...
      發表于 12-21 07:39 ? 678次 閱讀

      ICS553 國產替代量產

      日前,國產時鐘芯片廠商極景微(UltraSilicon)進一步拓展原有高性能時鐘管理解決方案產品系列....
      的頭像 jijingwei 發表于 12-16 11:39 ? 76次 閱讀
      ICS553 國產替代量產

      CY2305 國產替代量產

      日前,國產時鐘芯片廠商極景微(UltraSilicon)進一步拓展原有高性能時鐘管理解決方案產品系列....
      的頭像 jijingwei 發表于 12-16 11:39 ? 49次 閱讀
      CY2305 國產替代量產

      抖動對系統性能的影響

      作者: Richard Zarr 如果您在通信行業工作,那么您可能很熟悉抖動對系統性能的影響。抖動....
      的頭像 電子設計 發表于 11-23 17:45 ? 643次 閱讀
      抖動對系統性能的影響

      高性能時鐘芯片

      極景微發布兩款支持PCIe5.0時鐘緩沖器日前,極景微(UltraSilicon)宣布,推出兩款支持....
      的頭像 jijingwei 發表于 11-22 13:52 ? 389次 閱讀
      高性能時鐘芯片

      時鐘緩沖器選型目錄

         
      的頭像 jijingwei 發表于 11-19 17:46 ? 92次 閱讀
      時鐘緩沖器選型目錄

      讓低壓運算放大器緩沖器有效自舉成高壓緩沖器的方法

      當然是可以的!您可以采用具有出色輸入特性的運算放大器,并進一步提高其性能,使其電壓范圍、增益精度、壓....
      的頭像 亞德諾半導體 發表于 11-16 10:32 ? 771次 閱讀

      憑借多代 PCIe 打造高效能互連系統

      PCI Express? (PCIe?) 當成一種連接運算、嵌入式及自定義主機處理器,以及以太網絡端....
      發表于 07-29 17:39 ? 2702次 閱讀
      憑借多代 PCIe 打造高效能互連系統

      基于SY89228U時鐘緩沖器的參考設計

      View the reference design for SY89228U. http://www....
      發表于 07-07 13:31 ? 221次 閱讀
      基于SY89228U時鐘緩沖器的參考設計

      基于SY89845U時鐘緩沖器的參考設計

      View the reference design for SY89845U. http://www....
      發表于 07-07 13:30 ? 147次 閱讀
      基于SY89845U時鐘緩沖器的參考設計

      基于ADCLK946/PCBZ時鐘緩沖器的參考設計

      View the reference design for ADCLK946/PCBZ. http:....
      發表于 06-25 21:31 ? 262次 閱讀
      基于ADCLK946/PCBZ時鐘緩沖器的參考設計

      基于AD9514/PCBZ時鐘緩沖器的參考設計

      View the reference design for AD9514/PCBZ. http://....
      發表于 06-25 21:29 ? 199次 閱讀
      基于AD9514/PCBZ時鐘緩沖器的參考設計

      基于ADCLK954/PCBZ時鐘緩沖器的參考設計

      View the reference design for ADCLK954/PCBZ. http:....
      發表于 06-25 21:26 ? 224次 閱讀
      基于ADCLK954/PCBZ時鐘緩沖器的參考設計

      Verilog HDL常用的仿真知識你必須知道

      在描述完電路之后,我們需要進行對代碼進行驗證,主要是進行功能驗證。
      的頭像 嵌入式ARM 發表于 05-08 16:52 ? 2272次 閱讀
      Verilog HDL常用的仿真知識你必須知道

      為什么外同步時鐘信號頻率不能高于電阻設定的工作頻率?

      其中,ESR 是輸出電容的等效串聯電阻,COUT 是輸出電容的容量有效值,ΔIL 是電感電流紋波峰峰....
      的頭像 電子設計 發表于 04-29 11:00 ? 986次 閱讀
      為什么外同步時鐘信號頻率不能高于電阻設定的工作頻率?

      分析一下串口發送與接收模塊的設計代碼

      Tx_Bps_Gen為發送波特率生成模塊,每當有Byte_En信號到來時,即開始產生發送一個完整字節....
      的頭像 city_prolove 發表于 04-19 11:22 ? 1579次 閱讀
      分析一下串口發送與接收模塊的設計代碼

      程序實現對輸入時鐘信號的7分頻

      程序實現對輸入時鐘信號的7分頻介紹。
      發表于 03-17 14:59 ? 306次 閱讀

      使用外部時鐘對 RTQ6363 進行同步控制

      最近介紹的 60V/0.5A~5A 非同步高壓 Buck 轉換器 RT(Q)636x 系列(供工業和....
      的頭像 電子設計 發表于 02-08 10:48 ? 2099次 閱讀
      使用外部時鐘對 RTQ6363 進行同步控制

      NB6L72MNGEVB 時鐘緩沖器參考設計

      發表于 01-05 12:30 ? 208次 閱讀

      ADCLK950/PCBZ 時鐘緩沖器參考設計

      發表于 01-05 12:29 ? 235次 閱讀

      NB7L72MMNGEVB 時鐘緩沖器參考設計

      發表于 01-05 12:29 ? 193次 閱讀

      DC1954A-D 時鐘緩沖器參考設計

      發表于 01-05 12:28 ? 189次 閱讀

      DC1954A-A 時鐘緩沖器參考設計

      發表于 01-05 12:27 ? 182次 閱讀

      DC1765A-B 時鐘緩沖器參考設計

      發表于 01-05 12:25 ? 133次 閱讀

      DC1766A-A 時鐘緩沖器參考設計

      發表于 01-05 12:25 ? 132次 閱讀

      NB6N14SMNGEVB 時鐘緩沖器參考設計

      電子發燒友網站提供《NB6N14SMNGEVB 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 05:05 ? 292次 閱讀

      NB7L14MNGEVB 時鐘緩沖器參考設計

      電子發燒友網站提供《NB7L14MNGEVB 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 05:04 ? 198次 閱讀

      ADCLK944/PCBZ 時鐘緩沖器參考設計

      電子發燒友網站提供《ADCLK944/PCBZ 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 05:03 ? 270次 閱讀

      ADCLK846/PCBZ 時鐘緩沖器參考設計

      電子發燒友網站提供《ADCLK846/PCBZ 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 05:02 ? 232次 閱讀

      NB6L14MMNGEVB 時鐘緩沖器參考設計

      電子發燒友網站提供《NB6L14MMNGEVB 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 05:01 ? 199次 閱讀

      NB6L11SMNGEVB 時鐘緩沖器參考設計

      電子發燒友網站提供《NB6L11SMNGEVB 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 05:01 ? 190次 閱讀

      NB6L72MMNGEVB 時鐘緩沖器參考設計

      電子發燒友網站提供《NB6L72MMNGEVB 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 05:00 ? 203次 閱讀

      NB6L611MNGEVB 時鐘緩沖器參考設計

      電子發燒友網站提供《NB6L611MNGEVB 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 04:58 ? 195次 閱讀

      NB6N11SMNGEVB 時鐘緩沖器參考設計

      電子發燒友網站提供《NB6N11SMNGEVB 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 04:57 ? 179次 閱讀

      NB4N11MDTEVB 時鐘緩沖器參考設計

      發表于 12-31 04:56 ? 105次 閱讀

      NB4L16MMNEVB 時鐘緩沖器參考設計

      發表于 12-31 04:55 ? 107次 閱讀

      DC1954A 時鐘緩沖器參考設計

      電子發燒友網站提供《DC1954A 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 04:54 ? 192次 閱讀

      DC1954A 時鐘緩沖器參考設計

      電子發燒友網站提供《DC1954A 時鐘緩沖器參考設計.pdf》資料免費下載
      發表于 12-31 04:50 ? 249次 閱讀

      DC1765A 時鐘緩沖器參考設計

      發表于 12-31 04:42 ? 83次 閱讀

      DC1766A 時鐘緩沖器參考設計

      發表于 12-31 04:42 ? 143次 閱讀

      單片機中晶振電路的作用及常見參數的介紹

      每個單片機系統里都有晶振,全程是叫晶體震蕩器,在單片機系統里晶振的作用非常大。本文就來給大家簡單的介....
      的頭像 電子設計 發表于 12-24 12:35 ? 661次 閱讀

      時鐘信號測試有回溝怎么辦?測試點位置與芯片DIE分析

      信號回溝,即波形邊緣的非單調性,是時鐘的大忌,尤其是出現在信號的門限電平范圍內時,由于容易導致誤觸發....
      發表于 11-26 09:58 ? 3671次 閱讀

      Testbench基本組成與示例

      根據需要,可以同時使用兩種方法。每一個initial塊、always塊之間都是并行工作的關系,但在i....
      的頭像 OpenFPGA 發表于 11-20 11:38 ? 2260次 閱讀
      Testbench基本組成與示例

      CDCLVP111-SP CDCLVP111-SP 具有可選輸入時鐘驅動器的低電壓 1:10 LVPECL

      CDCLVP111-SP時鐘驅動器能夠以最低時鐘分配偏移將LVPECL輸入的一對差分時鐘(CLK0和CLK1)分配至十對差分LVPECL時鐘(Q0和Q9)輸出.CDCLVP111-SP可接受兩個時鐘源傳入一個輸入多路復用器.CDCLVP111-SP專為驅動50Ω傳輸線路而設計。當一個輸出引腳不被使用時,建議將其保持在開態態以減少功耗。如果只使用差分對中的輸出引腳中的一個,那么其它輸出引腳必須被同樣地端接至50Ω。 如果要求單端輸入運行,V BB 基準電壓輸出被使用。在這種情況下,V BB 引腳應該被連接至 CLK0 并且一個10nF電容器旁通至接地(GND)。 如需實現高速性能,強烈建議采用差分模式。 CDCLVP111-SP的額定工作溫度范圍為-55°C至125°C。 特性 將一個差分時鐘輸入對LVPECL分配至10個差分LVPECL 與低壓發射器耦合邏輯(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的寬電源電壓范圍 通過CLK_SEL可選擇時鐘輸入 低輸出偏移(典型值為15ps),適用于時鐘分配應用 額外抖動少于1ps 傳播延遲少于355ps 開輸入缺省狀態 兼容低壓差分信令(LVDS),電流模式邏輯(CML)和短截線...
      發表于 11-02 19:01 ? 282次 閱讀
      CDCLVP111-SP CDCLVP111-SP 具有可選輸入時鐘驅動器的低電壓 1:10 LVPECL

      CDCLVP111-EP 具有可選輸入的 1:10 LVPECL 緩沖器

      CDCLVP111時鐘驅動器使用最小的時分偏斜將LVPECL輸入的一個差分時鐘對(CLK0,CLK1)分頻為差分LVPECL時鐘(Q0,Q9) CDCLVP111專用設計用于驅動器50Ω傳輸線路。當一個輸出引腳不被使用時,建議將其保持在開狀態以減少功耗。如果只使用差分對中的輸出引腳中的一個,那么其它輸出引腳必須被同樣地端接至50Ω。 如果要求單端輸入運行,V BB 基準電壓輸出被使用。在這種情況下,V BB 引腳應該被連接至 CLK0 并由一個10nF電容器旁通至接地(GND)。 然而,要實現高達3.5GHz的高速性能,強烈建議使用差分模式。 CDCLVP111額定工作溫度范圍是 - 55°C至125°C。 特性 將一個差分時鐘輸入對LVPECL分配至10個差分LVPECL 與低壓發射器耦合邏輯(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的寬電源電壓范圍 通過CLK_SEL可選擇時鐘輸入 針對時分應用的低輸出偏斜(典型值15ps) 額外抖動少于1ps 傳播延遲少于355ps 開輸入缺省狀態 低壓差分信令(LVDS),電流模式邏輯(CML),短截線串聯端接邏輯(SSTL)輸入兼容 針對單端計時的V BB < /sub>基準電壓輸...
      發表于 11-02 19:01 ? 306次 閱讀
      CDCLVP111-EP 具有可選輸入的 1:10 LVPECL 緩沖器

      CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能時鐘緩沖器

      CDCVF2310是一款運行頻率高達200MHz的高性能,低偏斜時鐘緩沖器。五個輸出的兩個組中的每一個組提供CLK的低偏斜副本。加電后,無論控制引腳的狀態如何,輸出的缺省狀態為低電平。對于正常運行,當控制引腳(分別為1G或2G)被保持在低電平并且在CLK輸入上檢測到一個負時鐘邊沿時,組1Y [0:4]或2Y [0:4]的輸出可被置于低電平狀態。當控制引腳(1G和2G)被保持在高電平并且在CLK輸入上檢測到一個負時鐘邊沿時,組1Y [0:4]或2Y [0:4]的輸出可被切換至緩沖器模式。此器件運行在一個 2.5V和3.3V環境中。內置的輸出使能毛刺脈沖抑制可確保一個已同步的輸出使能序列以分配完全周期時鐘信號。 CDCVF2310運行溫度范圍為-55°C至125° C。 特性 高性能1:10時鐘驅動器 在V DD 為3.3V時,運行頻率高達200MHz 在V DD 為3.3V時,引腳到引腳偏斜小于100ps V DD 范圍:2.3V至3.6V 輸出使能毛刺脈沖抑制 將一個時鐘輸入分頻至五個輸出的兩個組 25Ω片載串聯阻尼電阻器 采用24引腳薄型小尺寸封裝(TSSOP) 參數 與其它產品相比?時鐘緩沖器 ? Additive RMS Jitter (Typ) (fs) Output Fr...
      發表于 11-02 19:01 ? 270次 閱讀
      CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能時鐘緩沖器

      CDC2351-EP 具有三態輸出的增強型產品 1 線路至 10 線路時鐘驅動器

      CDC2351是一款高性能時鐘驅動器電路,可將一個輸入(A)分配到10個輸出(Y),時鐘分配的偏差最小。輸出使能(OE)\輸入禁止輸出進入高阻態。每個輸出都有一個內部串聯阻尼電阻,以改善負載的信號完整性。 CDC2351工作在標稱3.3 V V CC 。 傳輸延遲在出廠時使用P0和P1引腳進行調整。工廠調整可確保零件到零件的偏斜最小化并保持在指定的窗口內。引腳P0和P1不適合客戶使用,應連接到GND。 CDC2351M的特點是可在55°C至125°C的整個軍用溫度范圍內工作。 特性 受控基線 一個裝配/測試現場,一個制造現場 55°C至125°C的擴展溫度性能 增強的減少制造源(DMS)支持 增強產品更改通知 資格譜系 用于時鐘分配和時鐘的低輸出偏移,低脈沖偏移 - 生成應用 在3.3VV CC LVTTL兼容輸入和輸出下工作 支持混合模式信號操作(具有3.3VV CC的5V輸入和輸出電壓) 將一個時鐘輸入分配給10個輸出 輸出具有內部串聯阻尼電阻以減少傳輸線路效果 分布式V CC 和接地引腳降低開關噪聲 最先進的EPIC-IIB ?? BiCMOS設計顯著降低功耗 收縮小外形(DB)封裝 符合JEDEC和行業標準的元件認證,確保在...
      發表于 11-02 19:01 ? 224次 閱讀
      CDC2351-EP 具有三態輸出的增強型產品 1 線路至 10 線路時鐘驅動器

      CDCV304-EP 通用和 PCI-X 1:4 時鐘緩沖器

      CDCV304是一款高性能,低偏斜,通用PCI-X兼容型時鐘緩沖器。它分配一個輸入時鐘信號(CLKIN)至輸出時鐘(1Y [0:3])。它專為與PCI-X應用一起使用而設計.CDCV304運行在3.3 V和2.5 V電源電壓上,因此此器件與3.3-V PCI-X規范兼容。 CDCV304額定運行溫度介于-40°C至105°C之間。 特性 通用且PCI-X 1:4時鐘緩沖器 運行頻率 0 MHz至200 MHz通用 低輸出偏斜:&lt; 100 ps 分配一個時鐘輸入至一組四個輸出 當輸出使能引腳(OE)為低電平時,驅動輸出的輸出使能控制為低電平 由3.3-V或者2.5-V單電源供電運行 < li>符合PCI-X標準 8-引腳薄型小尺寸(TSSOP)封裝 參數 與其它產品相比?時鐘緩沖器 ? Additive RMS Jitter (Typ) (fs) Output Frequency (Max) (MHz) Input Level Number of Outputs Output Level VCC (V) VCC Out (V) Input Frequency (Max) (MHz) Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) Rating ? var link = "zh_CN_folder_p_quick_...
      發表于 11-02 19:00 ? 490次 閱讀
      CDCV304-EP 通用和 PCI-X 1:4 時鐘緩沖器